

PROVA SCRITTA DI ARCHITETTURE DEI SISTEMI DI ELABORAZIONE INNOVATIVI DEL 15/4/2011

(Tempo: 3 ore)

Si realizzi un sistema a controllo micro-programmato dotato di una RAM di 4G locazioni a 32 bit (1 intero = 32 bit) e di 16 register pool ognuno composto da 16 registri a 32 bit. Il sistema esegue operazioni tra vettori di 16, 32, 64 e 128 elementi. In particolare, i vettori di 16 elementi sono memorizzati in 1 register pool, i vettori di 32, 64, 128 elementi sono memorizzati in 2, 4, 8 register pool rispettivamente. Quindi, è possibile memorizzare nei register pool M_N vettori di N elementi, con $M_{16}=16$, $M_{32}=8$, $M_{64}=4$ e $M_{128}=2$.

Il sistema deve essere in grado di eseguire, oltre all'operazione di FETCH, il seguente repertorio di istruzioni.

- **LOAD N, X :** L'istruzione memorizza nei register pool gli M_N vettori di $N \in \{16, 32, 64, 128\}$ elementi memorizzati in RAM a partire dalla locazione di indirizzo X .
- **SUM N :** Siano V_1, \dots, V_{M_N} i vettori di $N \in \{16, 32, 64, 128\}$ elementi memorizzati nei register pool. L'istruzione esegue la somma dei vettori e memorizza il risultato della somma nel primo vettore, ossia $V_1 \leftarrow V_1 + V_2 + \dots + V_{M_N}$.
- **PROD N, A :** L'istruzione calcola il prodotto dello scalare A per ognuno degli M_N vettori memorizzati nei register pool. In particolare, ogni vettore V_i viene sostituito con il vettore $A \cdot V_i$. Si noti che non sono disponibili nel sistema ALU in grado di eseguire prodotti.